---

Este trabalho apresenta a arquitetura de um circuito interpolador de imagens digitais em hardware utilizando técnicas de computa‡Æo reconfigurável e parametrizável. Para seu desenvolvimento foram utilizadas linguagens de descri‡Æo de hardware (VHDL) para FPGA. Os testes e simula‡äes foram realizados nos laboratórios da PUC Minas em Belo Horizonte, Brasil. Devido à utiliza‡Æo de recursos de reconfigurabilidade e parametriza‡Æo a arquitetura do circuito de interpola‡Æo é bastante flexível e permite um custo baixo na prototipa‡Æo dos projetos.

---

Engenheiro Eletricista, especialista em Telecomunica‡äes e Mestre em Engenharia Elétrica pela Pontifícia Universidade Católica de Minas Gerais. Professor do Departamento de Engenharia Eletrônica e de Telecomunica‡Æo da PUC Minas desde 1988.

---