---

Les capteurs d´images CMOS offrent des avantages considérables par rapport aux CCDs. Une forte demande pour des matrices de pixels plus larges avec des pixels plus petits (avec des pitchs 1.4mim) fonctionnant à des fréquences de plus en plus grandes est d´actualité. Ceci augmente davantage les contraintes sur le bloc responsable de la conversion analogique-numérique (CAN). L´objectif de cette thèse est la conception et l´implémentation d´un CAN capable de satisfaire à toutes ces nouvelles spécifications. L´architecture traditionnelle utilisant un convertisseur simple rampe par colonne de la matrice de pixels est incapable d´atteindre des vitesses fonctionnement plus élevées. Le choix d´une architecture de conversion plus rapide pour une implémentation sur plusieurs colonnes peut donner lieu à un système avec un fort potentiel d´intégrabilité. Le standard de la vidéo en haute définition spécifie une résolution de 10 bits pour le convertisseur. Dans cette thèse, nous ciblons une précision de 12 bits dans le but de ne pas être limité par le niveau du bruit et pour avoir une marge pour des corrections additionnelles.

---